PAT-NO:

JP401278109A

DOCUMENT-IDENTIFIER: JP 01278109 A

TITLE:

AUTOMATIC OUTPUT LEVEL CONTROL SYSTEM

PUBN-DATE:

November 8, 1989

INVENTOR-INFORMATION:

NAME

YAMAGUCHI, SEIICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

N/A

APPL-NO:

JP63107942

APPL-DATE:

April 30, 1988

INT-CL (IPC): H03G003/20, G05F001/66

US-CL-CURRENT: 330/98

ABSTRACT:

PURPOSE: To improve convergence properties for control by approximating the control voltage-output power characteristics of a power amplifier with a straight line to define the characteristics to be stored in a P-V table.

CONSTITUTION: A CPU 12 reads the control voltage shown in the digital value out of a P-V table 19 in accordance with the digital value showing the output power set via a serial port 17 and applies said control voltage to a power amplifier 11 via a I/O register 18 and a D/A converter 14. Thus the amplifier 11 amplifies the main signal and produces the output. Then the characteristics defined by approximating the outside of a control range of the actual control voltage-output power characteristics with a straight line obtained by extending the characteristics inside the control range is set to the table 19. As a result, the control convergence properties are constant even in case the output voltage of the amplifier 11 is kept at a point near the saturated part of the control voltage-output power characteristics close to the upper limit value of the control range. Thus it is possible to improve the control accuracy and to shorten the converging time.

COPYRIGHT: (C)1989, JPO& Japio

8/6/07, EAST Version: 2.0.3.0

⑩ 公 開 特 許 公 報 (A) 平1-278109

Solnt. Cl. 1

識別記号

43公開 平成1年(1989)11月8日

H 03 G 3/20 G 05 F 1/66 庁内整理番号 A-7210-5 J Z-7319-5H

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

自動出力レベル制御方式

②特 願 昭63-107942

②出 願 昭63(1988) 4月30日

個発 明 者

清一

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

111

神奈川県川崎市中原区上小田中1015番地

⑩代 理 人 弁理士 玉蟲 久五郎

外1名

明 細 書

1. 発明の名称

自動出力レベル制御方式

2. 特許請求の範囲

パワアンブの制御電圧一出力電力特性を格納したP-Vテーブル (19) と、

パワアンプの出力電力ー出力検出電圧の特性を 格納した V ー P テープル (20) と

を備え、外部から設定された出力電力に対応して前記 P ー V テーブル (19) から読み出した制御電圧をパワアンブに与えたときの出力検出電圧に対応して前記 V ー P テーブル (20) から読み出した出力電力を設定値と比較して前記制御電圧を修正することによつて出力電力を設定値に収束させるパワアンブの自動出力レベル制御方式において、

前記 P - V テーブル (19) に格納する特性をパワ アンプの制御電圧-出力電力特性を直線で近似し たものとすることを特徴とする自動出力レベル制 御方式。

3. 発明の詳細な説明

〔概要〕

パワアンプの出力レベルを目動的に制御する場合等に用いられる自動出力レベル制御方式に係り、

出力電力特性を直線で近似したものとすることに よつて構成する。

3 発明の詳細な説明

〔産薬上の利用分野〕

本発明はパワアンブの出力レベルを自動的に制御する場合等に用いられる自動出力レベル制御方式に係り、特に設定値に収束する速度をはやくすることができる自動出力レベル制御方式に関するものである。

例えばパワアンブを使用する装置において、パワアンブの出力電力は周囲温度等の外的条件の変動に伴つて容易に変化するので、出力電力を一定に保つため自動出力レベル制御方式(ALC)が用いられる。

このような自動出力レベル制御方式においては、 制御の収束時間が短く制御精度が良いことが必要 である。

は説み取られた電力値(検出値)と設定された電力値(目標値)を比較し、その差分に応じてパワアンブ11に与える制御電圧値を修正する。このような制御が繰り返して行われることによつて、パワアンブ11の出力電力は目標値に収束する。

この場合 ROM テーブル 13 には、パワアンブ 11 に対する制御電圧発生用として実際の制御電圧一出力電力特性曲線の値と、パワアンブ 11 の出力電力 読み取り用として出力電力一出力検出電圧特性曲線の値とが格納されている。

第4図はパワアンプの制御電圧一出力電力特性 曲線の一例を示したものであつて、制御範囲内に おいては制御電圧一出力電力特性はほぼ直線的で あるが、制御範囲外(上限)においては飽和特性 となることが示されている。

[発明が解決しようとする課題]

従来の自動出力レベル制御方式において用いられている制御電圧一出力電力特性曲線は、第4図に示されるように飽和特性を持つものである。そ

[従来の技術]

第3図は従来の自動出力レベル制御方式を示したものであつて、中央処理装置(CPU)と制御電圧ー出力電力変換用 ROMテーブルとを用いて構成した場合を例示している。

第3回においてパワアンブ11の出力電力を設定する際には、外部からディジタル値からなる出力を設定信号を CPU 12 に対して与える。 CPU 12 は設定された出力電力値を ROMテーブル 13 を用いてディジタル値からなる制御電圧に変換する。 ディジタルでからなる制御電圧に変換する。 ディジタルでの DンA)変換器 14 はとの 値をを発生する。 ででは として主信号を増幅して出力を発生する。 検定 ファンブ11 は この制御 圧に では では プログロ 出力を発生する。 アナログ 電圧出力を発生する。 アナログ でに アナログ電圧出力を発生する。 アナログ でに ジタル (A/D) 変換器 16 はこの値を ディジタル (A/D) 変換器 16 はこの値を ディジタル値に 変換して CPU 12 に 与える。 CPU 12 は ROM テーブル 13 に 別に 格納されているテーブルを 用いて 出力検出電圧から出力電力値を 脱み取る。 CPU 12

のため出力電力が制御範囲外(飽和領域) にある場合は、設定値と出力値(検出値) の誤差以上に制御電圧の誤差が大きくなるため設定値への収束性が悪いという問題があつた。

第5図は従来の方式にかける制御電圧の誤差を 説明したものであつて、ある出力電力設定値に対 するパワアンプの出力値が図示の値であつたとす。 ると、パワアンプの出力電力一出力検出電圧特性 曲線Bから飲み取られた出力検出電圧の誤差は△ V1である。一方、このときの出力値に対応する制 御電圧の誤差△V2は制御電圧一出力電力特性Aから 50歳み取られるが、特性Aは飽和特性を示すため 誤差△V2は出力検出電圧の誤差△V1から予想されるものより大きくなる。

本発明はこのような従来技術の課題を解決しようとするものであつて、制御電圧一出力電力特性として制御範囲内の直線を制御範囲外まで延長したものを ROMテーブルに設定して、出力における設定値と検出値の誤差と同等の誤差が制御電圧において得られるようにすることによつて、制御の

収束性を改善するととを目的としている。

[課題を解決するための手段]

一出力電力特性を直線で近似したものとしたので、 出力における設定値と検出値の誤差と同等の誤差 が制御電圧において得られるようになり、制御の 収束性が改善される。

第6図は直線範囲を延長したROMテーブル曲線の例を示したものであつて、制御電圧一出力電力特性の実際の曲線は制御範囲外では飽和特性を示すが、ROMテーブル曲線はこの範囲においても直線になるように定められることが示されている。

このようにすることによつて、出力検出値が制御範囲外にある場合でも制御電圧の誤差は小さく なる。従つて設定値に収束させることが容易にな り、自動出力レベル制御における収束時間を短く することができるようになる。

[実施例]

第1図は本発明の自動出力レベル制御方式の一 実施例を示したものであつて、第3図におけると 同じ部分を同じ番号で示し、17は外部から制御信 号を入力するためのシリアルポート、18はパワア

[作用]

パワアンプの自動出力レベル制御方式においては、P-VテーブルとV-Pテーブルとを備えて外部から設定された出力電力に対応してP-ブルから読み出した制御電圧をパワアンプの出力検出電圧に対応してV-Pテーブルから読み出した出力電力を設定値と比較して、誤差に応じて制御電圧を修正するとによつて出力電力を設定値に収束させる制を行う。

従来はPーVテーブルにはパワアンプの制御電圧一出力電力特性を格納し、VーPテーブルにはパワアンプの出力電力一出力検出電圧の特性を格納したものを用いているが、PーVテーブルの制御電圧一出力電力特性は制御範囲外では飽和特性を示し、出力における設定値と検出値の誤差よりも制御電圧における誤差が大きくなり、そのため修正動作時における制御の収束が遅れる。

本発明の自動出力レベル制御方式では、P-V
テープルに格納する特性をパワアンプの制御電圧

ンブ11 側と CPU 12 側との間で信号の入出力を行う I/0 レンスタ、19 はパワアンブ11 の制御電圧一出力電力特性を格納した P - V テーブル、20 はパワアンブ11 の出力電力一出力検出電圧特性を格納した V - P テーブル、21 はコンパレータである。

また第2図は第1図の実施例における動作を説明する図である。

第1図において、CPU12はシリアルポート17を経て外部から設定された出力電力を示すディジタル値に応じてディジタル値からなる制御電圧をPーVテーブル19から脱み出し、I/Oレジスタ18を介してD/A変換器14に与える。D/A変換器14はこの値をアナログ値に変換してパワアンブ11に制電性として与え、これによつてパワアンブ11はご信号を増幅して出力を発生する。第2図におれた出力電力の初期値を示したものである。

検放器 15 はパワアンブ 11 の出力を検出して、出力電力に応じたアナログ電圧からなる検出電圧を発生し、この値は A/D 変換器 16 を経てディジタル

値に変換され、 I/O レジスタ18 を経て CPU 12 に与えられる。 CPU 12 は この値を用いて V ー P テープル 20 から出力電力読み取り値を得る。 V ー P テープル 20 は第 5 図に示された特性 B と同様に直線的特性を有しており、これによつて (a')に示す出力電力読み取り値が得られたとする。

CPU 12 は出力電力競み取り値を出力電力設定値と比較し、誤差に応じて制御電圧を修正して出力電力値を再設定するが、この場合の再設定値(b)は出力電力設定値を(c)とした場合、(b)=(c)+((c)-(a'))を計算することによつて定められる。

このような制御が繰り返し行われることによつ て、パワアンブ11の出力電力は設定値(c)に収束 する。

なお第1図においてコンパレータ21は、検波器 15の出力を所定レベルと比較することによつて、 パワアンプ11が出力を発生しているときのみパワ アンプ11に対する出力レベルの制御を行うように するために設けられている。

る場合でも制御の収束性は変らず、従つて制御精 度を向上し収束時間を短縮することができるよう になる。

[発明の効果]

以上説明したように本発明によれば、パワアンプの出力レベルを自動的に制御する場合等において、制御電圧と出力値との関係を直線近似するようにしたので、特に出力値が制御範囲外にある場合に設定値に収束する速度をはやくすることができるとともに、制御精度を向上させることができる。

なお本発明の制御方式はパワアンプの出力レベルを自動的に制御する場合に限らず、フィードパック動作を行う制御系の場合、制御対象の種類に 拘らず一般的に適用可能なものである。

4. 図面の簡単な説明

第1図は本発明の一実施例を示す図、

第2図は第1図の実施例における動作を説明す

第1図に示された自動出力レベル制御方式は、出力電力設定値(c)と出力電力初期値(a)との差を次第に小さくするように制御を行うものであるが、実際には設定値(c)と出力電力読み取り値(a')と初期値(a)とは制御範囲の上限付近では一般に異なる値を有しているが、 |(a')ー(a)| に対応する制御電圧誤差 ΔV が小さいほど制御精度が良くなり収束性が向上する。

第2図においてAはP-Vテーブルとして実際の特性を設定した場合の、CはP-Vテーブルとして直線近似した特性を設定した場合の制御電圧 一出力電力特性を示し、Cの場合の制御電圧誤差 △V1はAの場合の制御電圧誤差 △V2より小さい。

本発明方式にかいては、P-Vテーブル19に第6図にかいて説明したような、実際の制御電圧ー出力電力特性の制御範囲外を制御範囲内の特性を延長した直線によつて近似した特性を設定する。従つてパワアンブ11の出力電力が制御範囲の上限付近の制御電圧ー出力電力特性の飽和部付近にあ

る図、

第3図は従来の自動出力レベル設定方式を示す 図、

第4図はパワアンプの制御電圧-出力電力特性 の一例を示す図、

第 5 図は従来の方式における制御電圧の誤差を 説明する図。

第6図は直線範囲を延長した ROMテーブル曲線 の例を示す図である。

11 … パワアンブ

12 ··· 中央処理装置(CPU)

14 … ディジタルアナログ (D/A) 変換器

15 … 検波器

16 … アナログデイジタル (A/D) 変換器


17 … シリアルポート

18 … I/O レジスタ


19 … P — V テーブル


20 ··· V - P テーブル

21 … コンパレータ




本発明の一実施例を示す図 第 1 図






第 3 図




パワアンプの制御電圧一出力電力特性曲線の一例を示す図 第 4 図



従来の方式における制御電圧の誤差を説明する図

第 5 図



道線範囲を延長した ROM テーブル 曲線の例を示す図

6 🗵